本技術(shù)大體上涉及垂直堆疊的半導(dǎo)體裝置，并且更具體來說涉及用于神經(jīng)網(wǎng)絡(luò)處理的半導(dǎo)體封裝的堆疊易失性及功能裸片。
背景技術(shù)：
1、微電子裝置(例如存儲(chǔ)器裝置、微處理器及其它電子裝置)通常包含安裝到襯底并圍封在保護(hù)覆蓋層中的一或多個(gè)半導(dǎo)體裸片。半導(dǎo)體裸片包含功能特征，例如存儲(chǔ)器單元、處理器電路、成像器裝置、互連電路系統(tǒng)等。為了滿足不斷減小尺寸的需求，晶片、個(gè)別半導(dǎo)體裸片及/或有源組件通常批量制造，單切等且然后堆疊在支撐襯底(例如，印刷電路板(pcb)或其它合適的襯底)上。然后，堆疊裸片可通過疊瓦堆疊裸片(例如，對(duì)于每一裸片以偏移堆疊的裸片)中的接合線及/或通過裸片與支撐襯底之間的貫穿襯底通孔(tsv)耦合到支撐襯底(有時(shí)也稱為封裝襯底)。
技術(shù)實(shí)現(xiàn)思路
1、在一個(gè)方面，本公開提供一種操作高帶寬存儲(chǔ)器(hbm)裝置的方法，所述方法包括：從所述hbm裝置中的一或多個(gè)存儲(chǔ)器裸片讀取用于經(jīng)訓(xùn)練神經(jīng)網(wǎng)絡(luò)的多個(gè)權(quán)重；基于所述經(jīng)訓(xùn)練神經(jīng)網(wǎng)絡(luò)的所述多個(gè)權(quán)重，對(duì)所述hbm裝置中的快閃存儲(chǔ)器裸片上的多個(gè)存儲(chǔ)器單元中的每一者的閾值電壓進(jìn)行編程；從所述hbm裝置中的所述一或多個(gè)存儲(chǔ)器裸片讀取用于神經(jīng)網(wǎng)絡(luò)計(jì)算操作的多個(gè)輸入；及使用所述多個(gè)輸入執(zhí)行所述神經(jīng)網(wǎng)絡(luò)計(jì)算操作。
2、在另一方面，本公開提供一種功能高帶寬存儲(chǔ)器(hbm)裝置，其包括：控制器裸片；一或多個(gè)易失性存儲(chǔ)器裸片，其由所述控制器裸片承載；快閃存儲(chǔ)器裸片，其由所述一或多個(gè)易失性存儲(chǔ)器裸片承載，所述快閃存儲(chǔ)器裸片包括：一或多個(gè)行，其各自具有字線及耦合到所述字線的兩個(gè)或更多個(gè)可編程存儲(chǔ)器單元；及兩個(gè)或更多個(gè)位線，其中所述兩個(gè)或更多個(gè)位線中的每一者從所述一或多個(gè)行中的每一者耦合到對(duì)應(yīng)可編程存儲(chǔ)器單元；及共享總線，其電耦合到所述控制器裸片、所述一或多個(gè)易失性存儲(chǔ)器裸片及所述快閃存儲(chǔ)器裸片中的每一者，其中所述控制器裸片經(jīng)配置以通過所述共享總線控制所述一或多個(gè)易失性存儲(chǔ)器裸片及所述快閃存儲(chǔ)器裸片，以在所述功能hbm裝置內(nèi)實(shí)施一或多個(gè)神經(jīng)網(wǎng)絡(luò)計(jì)算操作。
3、在另一方面，本公開提供一種系統(tǒng)級(jí)封裝(hbm)裝置，其包括：基底襯底；處理單元，其由所述基底襯底承載；及功能高帶寬存儲(chǔ)器hbm裝置，其由所述基底襯底承載并且通過(sip)總線電耦合到所述處理單元，其中所述功能hbm裝置包括：控制器裸片；一或多個(gè)存儲(chǔ)器裸片；神經(jīng)網(wǎng)絡(luò)計(jì)算裸片；及共享總線，其電耦合到所述控制器裸片、所述一或多個(gè)存儲(chǔ)器裸片及所述神經(jīng)網(wǎng)絡(luò)計(jì)算裸片中的每一者，其中所述控制器裸片經(jīng)配置以通過所述共享總線控制所述一或多個(gè)存儲(chǔ)器裸片及所述神經(jīng)網(wǎng)絡(luò)計(jì)算裸片，以在所述功能hbm裝置內(nèi)實(shí)施一或多個(gè)神經(jīng)網(wǎng)絡(luò)計(jì)算操作。
1.一種操作高帶寬存儲(chǔ)器hbm裝置的方法，所述方法包括：
2.根據(jù)權(quán)利要求1所述的方法，其中對(duì)所述多個(gè)存儲(chǔ)器單元中的每一者的所述閾值電壓進(jìn)行編程包括：對(duì)于耦合到所述快閃存儲(chǔ)器裸片的字線的多個(gè)存儲(chǔ)器單元中的第一存儲(chǔ)器單元，
3.根據(jù)權(quán)利要求2所述的方法，其中對(duì)所述多個(gè)存儲(chǔ)器單元中的每一者的所述閾值電壓進(jìn)行編程進(jìn)一步包括：對(duì)于所述多個(gè)存儲(chǔ)器單元中的第二存儲(chǔ)器單元，基于來自所述多個(gè)權(quán)重的第二權(quán)重將所述字線電壓設(shè)置為第三電壓；
4.根據(jù)權(quán)利要求2所述的方法，其中所述字線是多個(gè)字線中的第一字線，其中所述字線電壓是第一字線電壓，其中所述多個(gè)存儲(chǔ)器單元是多個(gè)第一存儲(chǔ)器單元，并且其中對(duì)所述多個(gè)存儲(chǔ)器單元的所述閾值電壓進(jìn)行編程進(jìn)一步包括：對(duì)于來自耦合到第二字線的多個(gè)第二存儲(chǔ)器單元中的第二存儲(chǔ)器單元，
5.根據(jù)權(quán)利要求1所述的方法，其中：
6.根據(jù)權(quán)利要求5所述的方法，其中來自所述多個(gè)源極線的每一源極線的所述輸出基于來自所述兩個(gè)或更多個(gè)存儲(chǔ)器單元的輸出電流的總和。
7.根據(jù)權(quán)利要求1所述的方法，其中所述神經(jīng)網(wǎng)絡(luò)計(jì)算操作是第一神經(jīng)網(wǎng)絡(luò)計(jì)算操作，并且所述多個(gè)輸入是第一多個(gè)輸入，并且其中所述方法進(jìn)一步包括：
8.根據(jù)權(quán)利要求1所述的方法，其中來自所述多個(gè)存儲(chǔ)器單元的每一存儲(chǔ)器單元個(gè)別地耦合到來自多個(gè)字線的字線及來自多個(gè)位線的位線，并且其中對(duì)所述多個(gè)存儲(chǔ)器單元的所述閾值電壓進(jìn)行編程包括：對(duì)于所述多個(gè)存儲(chǔ)器單元中的每一個(gè)別存儲(chǔ)器單元，
9.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包括將用于所述經(jīng)訓(xùn)練神經(jīng)網(wǎng)絡(luò)的所述多個(gè)權(quán)重及用于所述神經(jīng)網(wǎng)絡(luò)計(jì)算操作的所述多個(gè)輸入從所述hbm裝置外圍的存儲(chǔ)裸片寫入到所述一或多個(gè)存儲(chǔ)器裸片中。
10.一種功能高帶寬存儲(chǔ)器hbm裝置，其包括：
11.根據(jù)權(quán)利要求10所述的功能hbm裝置，其中實(shí)施所述一或多個(gè)神經(jīng)網(wǎng)絡(luò)計(jì)算操作包括：
12.根據(jù)權(quán)利要求11所述的功能hbm裝置，其中對(duì)第一行中的所述兩個(gè)或更多個(gè)可編程存儲(chǔ)器單元中的第一個(gè)別可編程存儲(chǔ)器單元的所述閾值電壓進(jìn)行編程包括：
13.根據(jù)權(quán)利要求12所述的功能hbm裝置，其中所述第二電壓為零或負(fù)。
14.根據(jù)權(quán)利要求11所述的功能hbm裝置，其中使用所述輸入執(zhí)行所述一或多個(gè)神經(jīng)網(wǎng)絡(luò)計(jì)算操作中的一者包括：
15.根據(jù)權(quán)利要求14所述的功能hbm裝置，其中應(yīng)用所述激活函數(shù)包括將所述源極線上的所述電流與參考電流進(jìn)行比較。
16.一種系統(tǒng)級(jí)封裝sip裝置，其包括：
17.根據(jù)權(quán)利要求16所述的sip裝置，其中所述神經(jīng)網(wǎng)絡(luò)計(jì)算裸片包含具有多個(gè)行的nor快閃陣列，其中所述多個(gè)行中的每一者包含共享字線及可通信地耦合到所述共享字線的多個(gè)存儲(chǔ)器單元，其中所述多個(gè)存儲(chǔ)器單元中的每一者具有可編程閾值電壓。
18.根據(jù)權(quán)利要求16所述的sip裝置，其中實(shí)施所述一或多個(gè)神經(jīng)網(wǎng)絡(luò)計(jì)算操作包括：
19.根據(jù)權(quán)利要求18所述的sip裝置，其中將所述多個(gè)權(quán)重寫入到多個(gè)存儲(chǔ)器單元的閾值電壓中包括基于所述多個(gè)權(quán)重中的個(gè)別者來循序?qū)λ龆鄠€(gè)存儲(chǔ)器單元中的每一者的個(gè)別閾值電壓進(jìn)行編程。
20.根據(jù)權(quán)利要求18所述的sip裝置，其中：